PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-201036

(43) Date of publication of application: 02.09.1991

(51)Int.CI.

G06F 11/22 G06F 15/78

(21)Application number: 01-340217

(22)Date of filing:

28.12.1989

(71)Applicant: MITSUBISHI ELECTRIC CORP


(72)Inventor: WAKIMOTO AKIHIKO

(54) MICROCOMPUTER

(57)Abstract:

PURPOSE: To realize an evaluation mode capable of performing the correct evaluation of execution hourly by providing a memory access time control means.

CONSTITUTION: An enable signal control circuit 3 sets a comparatively short period of an L level for an enable signal S3 based on an address to receive an access and performs an access at a high speed. Then the circuit 3 sets a long access time for access to an external memory 5. In such conditions, an automatic access time changing function is provided to set a comparatively long period of the L level for the signal S3 and to perform an access at a low speed. In an evaluation mode, the automatic access time changing function of the circuit 3 is set and an access is given at a high speed to the area 5a of the memory 5 allocated to an address where an access is given to an internal memory 2 which is capable of a high speed access in a real application state. Thus, it is possible to perform the correct evaluation of execution hourly for a program which is carried out in an evaluation mode.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

®日本国特許庁(JP)

① 特許出願公開

平3-201036 ⑫ 公 開 特 許 公 報 (A)

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)9月2日

G 06 F 11/22

7230-5B 9072-5B

審査請求 未請求 請求項の数 1 (全6頁)

図発明の名称

マイクロコンピユータ

②)特 願 平1-340217

願 平1(1989)12月28日 223出

@発

昭 彦 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

三菱電機株式会社 勿出 願

東京都千代田区丸の内2丁目2番3号

個代 理 人 弁理士 大岩 増雄 外2名

1. 発明の名称

マイクロコンピュータ

2. 特許請求の範囲

内部メモリを有し、外部メモリともアク セスが可能なマイクロコンピュータであって、

外部より入力可能で、エバリュエーションモー ドを指示する第1のモードデータを格納する第1 のモードレジスタと、

エバリュエーションモード中に、実使用状態に 適合した、メモリへのアクセス時間を指示する第 2のモードデータを格納する第2のモードレジス

前記第1のモードデータに基づき、外部メモリ とアクセスするCPUと、

前記第2のモードデータに基づき、実使用状態 に適合した前記CPUのメモリへのアクセス時間 を制御するメモリアクセス時間制御手段とを備え たマイクロコンピュータ。

3. 発明の詳細な説明

[産衆上の利用分野]

この発明は、内部メモリを有し、外部メモリと もアクセスが可能なマイクロコンピュータに関す

(従来の技術)

第2図は従来のマイクロコンピュータを示した ブロック構成図である。

同図に示すように、マイクロコンピュータ1は ROM等の内部メモリ2を内蔵している。マイク ロコンピュータ 1 中の図示しない C P U は、イネ ープル信号制御回路3より出力されるイネーブル 信号S3がLレベル期間中に内部メモリ2とアク セスする。また、CPUは外部メモリちともアク セス可能であり、内部メモリ2と同様、外部端子 P 2 を介して与えられるイネーブル信号 S 3 の L レベル期間中に外部メモリ5にアクセスする。

モードレジスタ4には、モードデータD4が格 納されており、このモードデータD4は外部端子 P1を介して外部より外部入力信号S4を入力す ることにより設定可能である。

オネーブル信号制御回路3は、、、変使用状ではおいて、アクセスするアドレスであるか外部メモリ2であるか外部リンであるかを判断し、アクセスカのは号ののようであるがある。イネーブル信号S3のしレベル期間を比較的短くしあってクセスを行う、自動アクセス時間を更機能を有している。

この自動アクセス時間変更機能により、高速動作を行う C P U に、比較的低速動作の外部メモリ 5 の接続を可能にしている。

また、マイクロコンピュータ 1 は、 R O M 等 の内部メモリ 2 に 書込む プログラムを 開発する 時に利用されるエバリューエーションモード を 有している。 エバリューエーションモードになると、 C P Uがアクセスするメモリが全て外部メモリ 5 に設定される。したがって、実使用状態では内部メモリ 2 に割り当てられたアドレスも、外部メモリ

グラム開発を行う。つまり、実使用状態に用いる ROM等の内部メモリ2のアドレス空間に、外部 メモリ5の領域5aを置き換えてプログラム開発 が行われる。

[発明が解決しようとする課題]

したがって、実使用状態では、高速アクセス可能な内部メモリ2にアクセスするアドレスに割当てられた外部メモリ5の領域5aへのアクセスも、エバリュエションモード時は低速で行われることになる。このため、エバリューエーションモードにおいて実行されるプログラムの、時間的実行

5の領域 5 a に割り当てられる。そして、前述したイネーブル信号制御回路 3 の自動アクセス時間変更機能が不能状態となり、強制的にメモリアクセスは、イネーブル信号 S 3 の L レベル期間を比較的長くして低速で行われる。

ここで、マイクロコンピュータ 1 が実使用時に、内部メモリ 2 を用い、さらに、空きアドレス空間に外部メモリ 5 の領域 5 b を接続する場合を想定して、エバリューエーションモードを利用してプログラム開発を行う場合を考える。

まず、所定の外部入力信号S4をモードレジスタ4に与え、エバリューエーションモードを指示するモードデータD4を、モードレジスタ4に格納する。すると、CPUのメモリアクセス時に、イネーブル信号制御回路3は、イネーブル信号S3を常に出力する。

この状況下で、外部メモリ5の領域5a及び5bにプログラムを書込み、随時CPUに外部メモリ5に格納されたプログラムを実行させつつプロ

価が正しくできないという問題点があった。

この発明は上記のような問題点を解決するためになされたもので、時間的実行評価を正しく行うことのできる、プログラム開発用のエバリューエーションモードを有するマイクロコンピュータを 個ることを目的とする。

[課題を解決するための手段]

(作用)

この発明おけるメモリアクセス時間制御手段は、第2のモードデータに基づき、エバリュエーションモード中に実使用状態に適合した、CPUのメモリへのアクセス時間を制御する。一方、CPUは第1のモードデータに基づき、外部のメモリとアクセスする。

従って、エバリュエーションモード時にCPU が外部のメモリにアクセスしても、実使用状態に 適合したCPUのメモリへのアクセス時間が制御 される。

(実施例)

第 1 図はこの発明の一実施例であるマイクロコンピュータを示すプロック図である。

同図に示すように、マイクロコンピュータ 1 は モードレジスタ 4 'に加え、モードレジスタ 6 を 有している。モードレジスタ 6 には、モードデー タ D 6 が格納されており、このモードデータ D 6 は図示しない C P Uに所定のプログラムを実行さ せることにより設定可能である。そして、イネー

モリ2に書込むプログラムを開発する時に利用されるエバリューエーションモードを有している。 エバリューエーションモードになると、CPUがアクセスするメモリが全て外部メモリ5に設定される。したがって、実使用状態では内部メモリ2に割り当てられたアドレスも、外部メモリ5の領域5aに割り当てられる。

しかしながら、前述したように、エバリュエーションモードに設定されても、イネーブル信号制御回路3の自動アクセス時間変更機能は不能状態とならず、モードレジスタ6に所定のモードデータD6を書込むことにより、実行することができる。

ここで、マイクロコンピュータ1が実使用時に、 内部メモリ2を用い、さらに、空きアドレス空間 に外部メモリ5の領域5bを接続する場合を想定 して、エバリューエーションモードを利用してブ ログラム開発を行う場合を考える。

まず、所定の外部入力信号S4′をモードレジスタ4′に与え、エバリューエーションモードを

ブル信号制御回路3のイネーブル信号S3のLレベル期間は、モードレジスタ6に格納されたモードデータD6に基づき決定される。

また、モードレジスタ4′ にはモードデータ D 4′ が格納されており、このモードデータ D 4′ は外部端子 P 1′ を介して外部より外部入力信号 S 4′を入力することにより 設定可能である。

マイクロコンピュータ1は、従来同様、内部メ

指示するモードデータD4′を、モードレジスタ
4′に格納する。すると、CPUは全てのアドレスする。
て対して外部メモリ5にアクセスするようになる。一方、モードレジスタ6に、自動アクセス時間変更機能を指示するモードデータ6を格納する
の会を、開発中のプログラム内に書込むこと
り、プログラム実行時に自動アクセス時間変更機能が設定されるようにする。

この状況下で、外部メモリ 5 の領域 5 a 及び 5 b に プログラムを書込み、 随時 C P U に外部メモリ 5 に格納されたプログラムを実行させつつプログラム開発を行う。 つまり、 実使用状態に用いる R O M 等の内部メモリ 2 の アドレス空間に、外部メモリ 5 の領域 5 a を置き換えてプログラム 開発が行われる。

この時、自動アドレス変更機能が働くことにより、実使用状態において、アクセスするメモリが内部メモリ2に相当する外部メモリの領域5aの場合、イネーブル信号S3のLレベル期間を比較的短くし高速アクセスを行い、一方、実使用時も

アクセスするメモリが、外部メモリ5である場合、 すなわち外部メモリの領域5bアクセスする場合、 イネーブル信号S3のLレベル期間を比較的長く し低速アクセスを行う。

つまり、エバリューエーションモードになって も、実使用状態では、高速アクセス可能な内部メ モリ2にアクセスするアドレスに割当てられた外 部メモリ5の領域5aへのアクセスは高速で行わ れることになる。その結果、エバリューエーショ ンモードにおいて実行されるプログラムの時間的 実行評価を正しく行なうことができる。------

するそードデータD4、を指いフェードを指じるモードデータD4、を格納するモードののするモードののするモードののするモードののするモードンスクをおいた。サードレジスタ6とをモれぞれ独立してどであることにより、エバリューをサーブであるできるため、実行されるプログラムの時間を正している。

(発明の効果)

以上説明したように、この発明によれば、メモリアクセス時間制御手段は、第2のモードデータに基づき、実使用状態に適合したCPUのメモリへのアクセス時間を制御する。一方、CPUは第1のモードデータに基づき、外部のメモリとアクセスする。

その結果、CPUが外部のメモリにアクセスするプログラム開発用のエバリューエーションモード時であっても、実使用状態では内部メモリにアクセスする場合は、内部メモリに応じたアクセスさせることができるため、時間的実行評価を正しく行うことのできるエバリューエーションモードが実現できる。

4. 図面の簡単な説明

第 1 図 はこ の 発明 の 一 実 施 例 で あ る マ イ ク ロ コ ン ピュー タ を 示 す ブ ロ ッ ク 図 、 第 2 図 は 従 来 の マ イ ク ロ コ ン ピュー タ を 示 す ブ ロ ッ ク 図 で あ る。


図において、1はマイクロコンピュータ、2は 内部メモリ、3はイネーブル信号制御回路、4′,


・・・また、実使用時に外部メモリ 5.のみを用いる場合を想定して、エバリューエーションモードを利用してプログラム開発を行う場合は、所定の外部入力信号 S 4 'をモードレジスタ 4 'に与え、エバリューエーションモードを指示するモードデータ D 4 'をモードレジスタ 4 'に格納し、実使用状態に適合した、外部メモリ 5 用のアクセス 時間を指示するモードデータ D 6 をモードレジスタ 6 に格納するように、開発中のプログラム内に書込めばよい。

6 はモードレジスタ、 5 は外部メモリである。 なお、各図中同一符号は同一または相当部分を 示す。

代理人 大岩增雄

第 1 図





1: マイクロコンピュータ

手続補正 杏(自発)



平成 2年 7月30日

特許庁長官殿

平 1. 事件の表示 特顯器 1-340217号

2. 発明の名称:

マイクロコンピュータ

3. 補正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名 称 (601)三菱電機株式会社

代表者 志 岐 守 哉

4.代理人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

· 名 (7375) 弁理士 大 岩 増 雄 (連絡先03(213)3421特許部)





方式関

5、 補正の対象

明細書の「発明の詳細な説明の欄」

6. 補正の内容

- (1) 明細書第2頁第12行の「内部メモリ2 と」を、「内部メモリ2を」に訂正する。
- (2) 明和書第2頁第16行の「外部メモリ5 に」を、「外部メモリ5を」に訂正する。
- (3) 明細書第3頁第11行の「この自動アクセス時間変更機能により、」を、「この自動アクセス時間変更機能は、例えばCPUが外部メモリ5に対するアクセス時間を短くするか長くするかを選択でき、アクセス時間を長く設定している場合に有効であり、」に訂正する。
- (4) 明都書第3頁第15行、第9頁第1行及 び第10頁第6行の「書込む」を、「書き込む」 に訂正する。
- (5) 明和書第4頁第7行ないし第8行の「空きアドレス空間に」を、「内部には存在しないアドレス空間である」に訂正する。
 - (6) 明柳書第4頁第14行の「すると、CP

Uのメモリ」を、「そして、CPUが外部メモリ 5をアクセスする時にはそのアクセス時間を長く とれるように設定しておいた場合、」に訂正する。

- (7) 明細 第4頁第19行及び第10頁第1 0行の「書込み」を、「書き込み」に訂正する。
- (8) 明細春第5頁第2行の「アドレス空間に」

 を、「アドレス空間を」に訂正する。
- (9) 明細春第5頁第3行の「領域5 a を」を、 「領域5 a に」に訂正する。
- (10) 明細書第5頁第10行「設定されると共に、」を、「設定されると共に、外部メモリ5がアクセスされるとアクセス時間を長くとれるように設定しておいた場合、」に打正する。
- (11) 明細曹第5頁第12行の「アクセス時間」を、「外部メモリ5のアクセス時間」に訂正する。
- (12) 明細書第5頁第13行ないし第14行の 「Lレベル期間を比較的長く設定することにより」 を、「Lレベル期間が比較的長く設定されること により」に訂正する。
 - (13) 明 柳 書 第 5 頁 第 1 6 行 ない し 第 1 7 行 の
- (21) 明細書第10頁第3行の「外部メモリ5 に」を、「外部メモリ5を」に訂正する。
- (22) 明和春第11頁第2行の「領域5 b」を、 「領域5 bを」に訂正する。
- (23) 明和書第11頁第6行ないし第7行の 「内部メモリ2に」を、「内部メモリ2を」に訂 正する。
- (24) 明細書第12頁第9行ないし第10行及び第19行ないし第20行の「格納するように、開発中のプログラム内に書込めばよい。」を「格納する。」に訂正する。

以上

「割当て」を、「割り当て」に訂正する。

- (14) 明細書第6頁第16行の「外部メモリと」 を、「外部メモリを」に訂正する。
- (15) 明細審第7頁第6行の「外部のメモリと」 を、「外部のメモリを」に訂正する。
- (16) 明和書第7頁第9行の「外部のメモリに」 を、「外部のメモリを」に訂正する。
- (17) 明和書第8頁第10行の「内部メモリ2 であると判定して」を、「内部メモリ2であれば」 に訂正する。
- (18) 明 柳 書 第 8 貫 第 1 2 2 行 の 「行 っ た り 、」を、 「行 っ た り 、 外 部 メ モ リ 5 を ア ク セ ス す る 時 に は ア ク セ ス 時 間 を 長 く す る よ う に 設 定 し て い る 場合、 」 に 訂 正 す る 。
 - (19) 明和曹第8頁第13行の「外部メモリ5であると判定して、」を、「外部メモリ5であれば、」に訂正する。
 - (20) 明和春第9頁第15行ないし第16行の 「空きアドレス空間に」を、「内部には存在しな いアドレス空間である」に訂正する。